

FAMILLES DE CARTES STANDARDS POUR APPLICATIONS
MULTIPROCESSEURS A BASE DE TMS 32010 OU DE TMS 32020

Eric LENORMAND
Alain ALBARELLO

THOMSON-CSF DTC, Laboratoire Traitement du Signal
B.P.156, 92231 Gennevilliers Cedex

RESUME

On présente ici des architectures de familles de cartes de traitement numérique du signal développées en tant qu'outils permettant de mettre en oeuvre rapidement des maquettes de faisabilité ou des produits définitifs d'une large gamme d'applications du domaine des radiocommunications numériques. La structure adoptée est suffisamment générale sur le plan des possibilités d'échanges de données pour s'étendre au-delà de ce domaine, pour les applications qui mettent en oeuvre un ou plusieurs microprocesseurs de type TMS 32010 ou TMS32020.

RESUME

We present in this paper some architectures for families of digital signal processing boards which have been developed as tools for a fast implementation of validation breadboards or final products in a wide range of applications in the digital radiocommunications domain. This structure is general enough on the data transfers capability point of view to be useable in other domains, for the applications in which one or several TMS 32010 or TMS 32020-like processors are used.


I) INTRODUCTION

Dans le domaine du traitement du signal pour radiocommunications numériques, un bon nombre de fonctions autrefois mises en oeuvre de façon analogique, ainsi que des fonctions nouvelles que seul le traitement numérique permettait d'envisager (codage de la parole par exemple) sont désormais à la portée d'un microprocesseur de traitement du signal (µPTS). Les équipementiers du domaine doivent aujourd'hui développer de nombreuses applications qui mettent en oeuvre des fonctions analogues dans des architectures basées sur des principes identiques. Si les produits finaux qui en résultent sont différents sur de nombreux points (dimensions, présence ou non d'ASICs), ils ont souvent donné lieu dans une phase précédente à une maquette qui permettait de vérifier et de mesurer dans un environnement réel les performances du dispositif de traitement du signal. À ce niveau, dans l'objectif du développement rapide et peu coûteux de ces maquettes de faisabilité, l'équipementier a intérêt à se doter de familles de cartes, accompagnées de leur logiciels, suffisamment souples et performantes pour se prêter au traitement du signal de plusieurs applications différentes. Découlant de l'étude des besoins rencontrés dans les applications, ces familles de cartes doivent être par ailleurs faciles à mettre en oeuvre, tant sur le plan de leurs possibilités propres que sur le plan du support aux utilisateurs, et si possible donner lieu à un volume matériel suffisamment réduit pour permettre leur emploi dans les versions finales de produits sans fortes contraintes de volume, consommation ou prix.

Bien que résultant de réflexions sur les traitements des radiocommunications numériques, il apparaît a posteriori que ces familles couvrent un domaine plus vaste et qu'elles peuvent s'adapter à un grand nombre de configurations utilisant des µPTS.

II) BESOINS

L'objectif des familles de cartes standard est le domaine des traitements représentés dans la figure ci-dessous:



Ce sont les fonctions que l'on retrouve fréquemment dans les applications de type modem et qui ne donnent pas lieu à des structures multiprocesseurs lourdes; ces dernières, moins fréquentes, font appel à une philosophie de mise en oeuvre et à des blocs de base différents.

Les fonctions de modulation ainsi que celles de démodulation au sens large (filtrages, synchronisation, égalisation, correction d'écart de fréquence, décision, ...) font appel à des opérations arithmétiques variées avec des puissances de calcul généralement de l'ordre de celle d'un µPTS, lorsque le débit de la transmission reste inférieur à 20 kilobauds. Toutefois, les traitements de synchronisation (reconnaissance d'un motif connu par corrélation) sont dans certaines transmissions protégées hors de portée d'un microprocesseur, ou encore demandent un volume de mémoire important, lorsqu'un motif identique est transmis à plusieurs instants consécutifs.



Les fonctions de codage/décodage de la parole se prêtent également bien à une mise en œuvre sur μ PTS: un TMS 32010 suffit à mettre en œuvre des algorithmes déjà performants (semi-vocodeurs multi-impulsionnels par exemple). Pour les codages à bas débit (800 bits par seconde) une extension mémoire de l'ordre de quelques dizaines de kilomots est nécessaire.

Les fonctions de codage/décodage correcteur d'erreurs (codes de Reed Solomon ou code convolutionnel) emploient des opérations de type logique pour lesquelles les μ PTS ne sont pas optimisés. Néanmoins, aux débits de transmission considérés ici, le codage et le décodage de codes à redondance limitée représentent une charge de calcul souvent à la portée d'un μ PTS (environ 10 ms pour un décodage (31,15) de Reed Solomon) et peuvent être mis en œuvre dans le même processeur que les tâches plus classiques de traitement du signal, ce qui permet d'éviter une carte dédiée supplémentaire ou une surcharge du processeur de gestion.

III) CARACTERISTIQUES DES FAMILLES STANDARD.

L'analyse des traitements à mettre en œuvre fait apparaître le besoin de disposer de cartes unités centrales de μ PTS aisément cascadables sur lesquelles on peut distribuer les charges de calcul, et capables d'adresser des mémoires plus volumineuses que celles qui sont prévues pour les μ PTS eux-mêmes.

A ceci s'ajoute une contrainte de type système qui est la nécessité de faire communiquer les μ PTS et le processeur de gestion qui doivent s'échanger des données relatives aux modes de fonctionnement du récepteur, à l'information extraite ou à transmettre, ou au chiffrement de la liaison.

En conséquence, une famille de cartes standard doit répondre aux règles suivantes:

comprendre des cartes unités centrales μ PTS capables de se partager les différents blocs d'un traitement, c'est à dire capables de partager des ressources communes avec le minimum de contraintes pour le programmeur. En pratique, ceci conduit à faire communiquer un nombre restreint de μ PTS (souvent 2) par un canal rapide qui leur est réservé sur lequel se connectent toutes les ressources partageables par ces μ PTS. Pour simplifier la tâche du programmeur, l'accès à ce canal par un μ PTS doit dépendre le moins possible de l'état des autres processeurs du système.

rassembler sur un canal général tous les μ PTS et le microprocesseur de gestion qui doit pouvoir les contrôler.

contenir, outre les cartes microprocesseurs elles-mêmes, des cartes périphériques d'usage général compatibles du canal global et des canaux locaux, telles que des mémoires d'extension.

ne mettre en œuvre qu'une seule fonction par carte, en vue de minimiser le volume nécessaire à une application donnée.

être associée à une bibliothèque de logiciels classiques (FFT, filtrages,...)

IV) EXEMPLES DE FAMILLES STANDARD

A partir des caractéristiques énoncées précédemment, la définition d'une famille de cartes standard passe par le choix d'un format physique, qui découle à la fois de l'environnement mécanique et de la complexité des autres fonctions que l'on souhaite associer au dispositif de traitement du signal (certaines fonctions ne sont disponibles dans le commerce que sous des formats particuliers). Aussi deux réalisations pratiques seront présentées ci-dessous :

une famille à base de TMS 32010 ou un petit-format de cartes (bien adapté à ce processeur), a été choisi et où il a fallu une interconnexion non normalisée pour prendre en compte les bus global et locaux.

Une carte unité centrale de TMS 32020 qui se raccorde à la famille normalisée VME avec l'extension VMX.

4.1) Meccano TMS 32010

Le meccano TMS 32010 décrit ici est un ensemble de cartes de format 1/2 ATR qui permet de faire communiquer sans matériel supplémentaire

un ou plusieurs microprocesseurs d'usage général (6809)

des périphériques de ces microprocesseurs (PIA, ACIA)

un ou plusieurs microprocesseurs de traitement du signal (TMS32010)

des périphériques de ces microprocesseurs (convertisseurs analogique numérique, mémoire, interfaces série, ...)

pour offrir la possibilité d'un développement rapide et économique de maquettes de faisabilité ou de produits sans contraintes fortes de volume ou de consommation, en technologie civile ou militaire.

4.1.1) Structure générale du meccano

Le meccano est formé de 2 cartes unités centrales de 6809 et de TMS32010, ainsi que d'une carte d'extension mémoire, d'une carte de conversion analogique-numérique, et d'une carte d'aide à la mise au point.


Le format des cartes du meccano (1/2 ATR, c'est à dire 16 X 9 cm) a été choisi d'une part parce qu'il est standard et d'autre part parce que les fonctions élémentaires mises en œuvre dans le meccano occupent une surface de l'ordre d'une carte. En effet, le choix d'un format plus grand (Double Europe par exemple) aurait conduit à implanter plusieurs fonctions sur la même carte, ce qui n'est pas souhaitable sur le plan de la modularité.

Une configuration utilisant le meccano met en œuvre deux types de bus:

un bus dit global sur lequel peuvent se connecter un nombre quelconque de cartes UC 6809 et TMS32010 ainsi que des cartes périphériques.

un ou plusieurs bus dits locaux sur chacun desquels peuvent se connecter une ou deux UC TMS32010 ainsi que des cartes périphériques.

Un exemple de configuration utilisant le meccano est donné dans la figure ci-dessous :



4.1.2. Le bus global

Le bus global relie normalement toutes les U.C. de la configuration. Il est composé d'un bus d'adresses (16 fils), d'un bus de données (8 fils), et de fils de contrôle. Le protocole d'accès au bus est un protocole de demande-autorisation où un processeur doit demander et attendre une autorisation d'accès au bus qui restera valide tant qu'il n'aura pas lui-même déclaré la fin de son opération de transfert. Les autorisations d'accès sont délivrées par un arbitre suivant une logique de priorité fixe ou tournante.

Avec son bus global, le meccano est équivalent sur le plan de l'architecture à la famille 664, et permet de mettre en oeuvre des configurations multiprocesseurs à base de 6809.

4.1.3. Les bus locaux.

Un bus local est formé d'un bus d'adresses (16 fils), d'un bus de données (16 fils) et de fils de contrôle. Contrairement au bus global qui relie un nombre quelconque de cartes, le bus local ne peut relier que deux U.C. TMS 32010 et des périphériques (extension mémoire, CAN,...). Il peut y avoir plusieurs bus locaux dans une configuration, mais aucune carte ne peut être connectée à deux bus locaux en même temps.


Un bus local a un plus grand débit qu'un bus global pour deux raisons principales:

- il ne se partage qu'entre deux U.C.
- la procédure demande/autorisation d'accès est inutile, l'allocation du bus entre les deux TMS 32010 étant faite de façon automatique. En d'autres termes, un TMS 32010 peut écrire ou lire un mot toutes les 600ns (ou 800ns si le périphérique est lent) sur le bus local sans aucun test préalable, même s'il partage le bus avec un autre TMS qui fait lui aussi des échanges à vitesse maximale. Ceci est rendu possible par une logique de multiplexage du bus dans le temps transparente au programmeur. La programmation d'une application sur deux TMS 32010 s'en trouve simplifiée, puisque le problème du partage dans le temps de ressources communes ne se pose plus.

4.1.4. Description des cartes du meccano

La carte U.C. 6809 contient, outre le 6809 lui-même, 3 supports pour mémoire, un timer, une interface série (ACIA) et une interface parallèle (PIA).

La carte unité centrale TMS 32010 est organisée autour de ce processeur qui, par un système de pagination, peut adresser 8K mots de mémoire de programme et 8K mots de mémoire de données. Elle contient les dispositifs d'arbitrage des bus global et locaux, ainsi qu'un emplacement mémoire sous contrôle du bus global. Réalisée à l'aide de composants à montage en surface (CMS), elle est représentée ci-dessous :



La carte mémoire contient 6 emplacements mémoire (4 pour le bus local et 2 pour le bus global) qui peuvent être montés avec des RAM ou des EPROM 8 bits de capacités et de fabricants divers. La carte mémoire dispose d'une logique d'arbitrage pour l'accès des processeurs au bus global. Elle est par ailleurs pourvue de deux compteurs d'adresses auto-incrémentables qui sont alloués à chacun des deux TMS 32010 du bus local.

La carte de conversion analogique numérique assure également la fonction de conversion numérique analogique. Le composant utilisé code les échantillons du signal analogique suivant une loi logarithmique, avec une fréquence d'échantillonnage de 8 kHz.

La carte d'aide à la mise au point ou carte ACIA n'est a priori utilisée que dans la phase de mise au point des programmes de TMS 32010. Elle permet de faire communiquer deux consoles avec deux cartes U.C. TMS 32010 connectées sur le même bus local sous contrôle du programme d'aide à la mise au point qui se charge dans les mémoires programme des cartes U.C. Ce programme permet notamment de télécharger un programme binaire depuis un calculateur hôte et de le faire exécuter en temps réel par un TMS 32010 en insérant des points d'arrêt.


4.1.6. Outils de développement

Les outils de développement matériels et logiciels disponibles dans le commerce pour le TMS 32010 et pour le 6809 sont utilisables. De plus, pour la mise au point en temps réel, le TMS est relié à une console par l'intermédiaire d'une carte interface (carte ACIA, qui peut relier deux TMS à deux consoles) sous contrôle d'un programme de type EXRUG appelé moniteur M32010 qui est implanté dans la mémoire de programme de chaque TMS. Dans cette configuration, il est possible de télécharger un programme d'application dans chaque TMS, de le faire exécuter à vitesse réelle en insérant des points d'arrêt, de lire et écrire les mémoires accessibles par le TMS, etc. Ces outils présentent l'avantage d'être peu coûteux en matériel (1/2 carte interface série par TMS 32010) tout en permettant une mise au point en temps réel. Néanmoins, les émulateurs du commerce (émulateur XDS ou HP 64000) peuvent être utilisés dans les cas où des fonctions puissantes telles que la trace en temps réel sont nécessaires sur un processeur particulier.

4.2 Carte unité centrale TMS 32020

Développée dans le cadre d'un projet ESPRIT de reconnaissance de la parole, cette carte a pour vocation de s'intégrer dans la nombreuse famille de cartes VME, dans des applications plus complexes dont les fonctions nécessitent le format de cartes Double Europe (17 X 24 cm), par exemple lorsque le processeur de gestion est du type 68000.

Le pPTS choisi est le TMS 32020, qui peut adresser ici une mémoire privée (32 K mots), deux mémoires à double accès placées dans les espaces VME et VMX, et tout périphérique abonné aux bus VME et VMX auxquels la carte est elle-même rattachée. Dans cette famille, le canal VMX revision A tient lieu de canal local. Un schéma synoptique de la carte est donné ci-dessous.



V) CONCLUSION

On a défini des familles de cartes suffisamment générales pour pouvoir former rapidement et avec un minimum de développements supplémentaires des maquettes de faisabilité des dispositifs de traitement du signal d'un grand nombre d'applications du domaine des transmissions numériques. De par l'adjonction de canaux supplémentaires de communication entre les différents processeurs, ce type d'architecture peut s'adapter également à un grand nombre d'autres applications de type traitement du signal où les débits de données traitées et le nombre de processeurs mis en oeuvre permet encore une approche dérivée de l'approche monoprocesseur.

REFERENCES

1. Denis Rochette et Alain Albarello :
Transmission de la parole à très faible débit :
réalisation d'un vocodeur 800 bits/sec.
GRETSI 87.
2. VMEbus Specification Manual. REV B,
August 82. VMEbus Manufacturers Group.
3. VMXbus Specification Manual. Rev A,
October 83. VMEbus Manufacturers Group.